# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-307060

(43)Date of publication of application: 02.11.2000

(51)Int.CI.

H01L 27/04 H01L 21/822

(21)Application number: 11-113867

(71)Applicant: NEC YAMAGATA LTD

(22)Date of filing:

21.04.1999


(72)Inventor: KASAHARA NORIKAZU

## (54) MANUFACTURE OF RESISTOR ELEMENT

## (57)Abstract:

PROBLEM TO BE SOLVED: To obtain a method of manufacturing a resistive element which is formed of polycrystalline silicone, processed of an electrode that comes into ohmic contact with a lead-out wiring keeping it stable and high in reproducibility, and regulated in resistance changing from an initial resistance to an optional resistance from the time when the electrode is formed.

SOLUTION: A high-melting point metal silicide 28 is deposited on a polycrystalline film 23 for the formation of a resistor 24 of a resistive element, and the highmelting point metal silicide 28 is left unremoved only on the connection ends of the resistive element, by which contact holes are restrained from being excessively dug when the contact holes are board. At the same time. impurity ions are implanted after a process where a high-melting point silicide is left unremoved, by which the resistive element can be regulated in resistance.



## **LEGAL STATUS**

[Date of request for examination]

24.03.2000

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3420104

[Date of registration]

18.04.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-307060 (P2000-307060A)

(43)公開日 平成12年11月2日(2000.11.2)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 27/04

21/822

H01L 27/04

P 5F038

審査請求 有 請求項の数6 OL (全 4 頁)

(21)出願番号

特願平11-113867

(22)出願日

平成11年4月21日(1999.4.21)

(71)出願人 390001915

山形日本電気株式会社

山形県山形市北町4丁目12番12号

(72)発明者 笠原 則一

山形県山形市北町四丁目12番12号 山形日

本電気株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5F038 AR08 AR09 AR10 AR16 EZ13


EZ15 EZ17 EZ20

(54) 【発明の名称】 抵抗素子の製造方法

## (57)【要約】

【課題】従来の多結晶シリコンを用いた抵抗素子の製造 方法では、抵抗体の上の層間絶縁膜にコンタクトを開口 するときに層間絶縁膜を完全に取り除くためのオーバー エッチングにより抵抗体の接続部分が掘られ、洗浄工程 を通しても除去され難いエッチング反応生成物が残留 し、その後に形成されるアルミニウム配線とのオーミッ クコンタクトが形成され難く、コンタクト抵抗の増大及 びコンタクト抵抗のバラツキ増大を招いていた。

【解決手段】抵抗素子の抵抗体24となる多結晶シリコ ン膜23の上に髙融点金属シリサイド28を堆積させ、 抵抗素子の接続部分にのみ高融点金属シリサイドを残す ことにより、コンタクト開口時のコンタクトの過剰な掘 られを無くすことができる。それと同時に、高融点金属 シリサイドを残す工程の後に、不純物のイオン注入を行 うことにより、抵抗素子の抵抗値も調整することが出来 る。



### 【特許請求の範囲】

【請求項1】 第1 絶縁膜上に順にシリコン膜と第1 導電膜とからなる積層膜を形成し、前記積層膜の抵抗体となる部分以外の前記積層膜を除去して抵抗体を形成し、前記抵抗体の抵抗となる領域が露出するように前記抵抗体を含む前記第1 絶縁膜上に第2 絶縁膜を形成し、前記第2 絶縁膜をマスクとして前記抵抗体の電極とし、前記第2 絶縁膜をマスクとして前記抵抗体の電極とし、前記抵抗体に導電物を導入し、第2 絶縁膜を除去して前記抵抗体を含む前記第1 絶縁膜上に層間絶縁膜となる第3 絶縁膜を形成し、前記抵抗体に導入された前記導電物を活性化する熱処理を施して前記抵抗体の抵抗値を調整し、前記抵抗体の電極の上の前記抵抗体の抵抗値を調整し、前記抵抗体の電極の上の前記第3 絶縁膜の所定領域を除去して抵抗体コンタクトを設け、前記抵抗体コンタクトに第2 導電膜を埋め込むことを特徴とする抵抗素子の製造方法。

【請求項2】 前記シリコン膜と前記第1導電膜とが、 それぞれ不純物を含むポリシリコン膜と高融点金属シリ サイド膜である請求項1記載の抵抗素子の製造方法。

【請求項3】 前記不純物を含むポリシリコン膜が、化学的気相成長時に不純物ガスを導入して成長させて得られる、或いは、ノンドープポリシリコン膜に不純物をイオン注入して得られる請求項2記載の抵抗素子の製造方法。

【請求項4】 前記シリコン膜と前記第1導電膜とが、MOSトランジスタのゲート電極のそれぞれゲートポリシリコン膜とゲート金属シリサイド膜と同時に形成される請求項1乃至3記載の抵抗素子の製造方法。

【請求項5】 前記第2絶縁膜が、レジスト膜である請求項1乃至4記載の抵抗素子の製造方法。

【請求項6】 前記導電物が、イオン注入により前記レジスト膜をマスクとして前記抵抗体に導入される請求項1乃至5記载の抵抗素子の製造方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に多結晶シリコンを用いた抵抗素子の製 造方法に関する。

#### [0002]

【従来の技術】従来行われてきた、多結晶シリコンを用いた抵抗素子の製造方法について、図2を参照して説明する。図2(a)~(c)は、多結晶シリコンを用いた抵抗素子の製造方法を工程順に示す断面図である。

【0003】図2(a)に示すように、半導体基板1上に数十~数百nmの膜厚の酸化膜2を堆積させ、この上に数百nmの膜厚の多結晶シリコン膜3を堆積させ、多結晶シリコン膜3の全面にリン等の不純物をイオン注入により導入し、図2(b)に示すようにフォトレジストを用いたマスクによりパターニングし、異方性のドライエッチング等により所望の抵抗体4を形成する。次に図

2 (c)に示すように、この上に層間絶縁膜となる層間酸化膜5を化学的気相成長 (Chemi.cal Vapor Depositionの略称、以下CVDと記す)法により堆積させ、これにコンタクト6を開口する。このコンタクト6を通してアルミニウム等を半導体基板1全面に被着して、フォトレジストを用いたマスクにより抵抗体4とアルミニウム等からなる上層配線7を接続させる。

#### [0004]

10 【発明が解決しようとする課題】上記従来の製造方法では、コンタクト6を開口するときに抵抗体4の接続部分上の層間酸化膜5を異方性のドライエッチング等により除去するが、層間酸化膜5を完全に取り除くためのオーバーエッチングにより抵抗体4の接続部分が掘られ、洗り工程を通しても除去され難いエッチング反応生成物が残留し、その後にアルミニウム配線7が形成されて抵抗体4とアルミニウム配線7とのオーミックコンタクトのための熱処理が施されても、オーミックコンタクトが形成されず、コンタクト抵抗の増大及びコンタクト抵抗のバラツキ増大を招いていた。

【0005】本発明は、多結晶シリコンからなる抵抗素子の電極部が、抵抗素子の取り出し配線とのオーミックコンタクトに関して安定して、再現性良く得られ、しかも抵抗素子の電極部形成と同時に抵抗値を初期の値から変化させて調整できる抵抗素子の製造方法を提供するものである。

## [0006]

【課題を解決するための手段】本発明の抵抗素子の製造 方法は、第1絶縁膜上に順にシリコン膜と第1導電膜と 30 からなる積層膜を形成し、前記積層膜の抵抗体となる部 分以外の前記積層膜を除去して抵抗体を形成し、前記抵 抗体の抵抗となる領域が露出するように前記抵抗体を含 む前記第1絶縁膜上に第2絶縁膜を形成し、前記第2絶 **縁膜をマスクとして前記第1導電膜を除去して残った前** 35 記第1導電膜を前記抵抗体の電極とし、前記第2絶縁膜 をマスクとして前記抵抗体に導電物を導入し、第2絶縁 膜を除去して前記抵抗体を含む前記第1絶縁膜上に層間 絶縁膜となる第3絶縁膜を形成し、前記抵抗体に導入さ れた前記導電物を活性化する熱処理を施して前記抵抗体 40 の抵抗値を調整し、前記抵抗体の電極の上の前記第3絶 縁膜の所定領域を除去して抵抗体コンタクトを設け、前 記抵抗体コンタクトに第2導電膜を埋め込むことを特徴 としており、具体的には、前記シリコン膜と前記第1導 電膜とが、それぞれ不純物を含むポリシリコン膜と高融 45 点金属シリサイド膜で有り、更には、前記不純物を含む ポリシリコン膜が、化学的気相成長時に不純物ガスを導 入して成長させて得られる、或いは、ノンドープポリシ リコン膜に不純物をイオン注入して得られるというもの である。更に、具体的な適用形態として、前記シリコン 50 膜と前記第1導電膜とが、MOSトランジスタのゲート 電極のそれぞれゲートポリシリコン膜とゲート金属シリサイド膜と同時に形成される。又、上述の製造方法において、前記第2絶縁膜が、レジスト膜であり、更に、前記導電物が、イオン注入により前記レジスト膜をマスクとして前記抵抗体に導入される、というものである。【0007】

【発明の実施の形態】まず、本発明の第1の実施形態について、図1を用いて説明する。図1 (a) ~ (c) は、多結晶シリコンを用いた抵抗素子の製造方法を工程順に示す断面図である。

【0008】図1 (a) に示すように、半導体基板1上 に数十~数百nmの膜厚の酸化膜2を堆積させ、この上 にCVD法によりリン等の不純物を含む多結晶シリコン 膜23を全面に形成し、更にその上にスパッタ法により 高融点金属シリサイド28を全面に被着する。この後、 フォトレジストを用いたマスク(図省略)により高融点 金属シリサイド28及び多結晶シリコン膜23を抵抗体 形状にパターンニングし、抵抗体24を得る。この場 合、多結晶シリコン膜23及び高融点金属シリサイド2 8の堆積から抵抗体24形成に至るまでの工程は、MO S半導体装置のゲート電極或いはゲート配線用の多結晶 シリコン膜23及び高融点金属シリサイド28の堆積か らゲート電極或いはゲート配線の形成と同時に行っても 良い。次に、図1(b)に示すように、抵抗体24を含 む半導体基板1の上に、抵抗体24の接続部分以外の抵 抗となる抵抗領域29のみが露出するようにフォトレジ スト30を形成する。続いて、異方性のドライエッチン グ等を用いて、抵抗領域29上の高融点金属シリサイド 28を除去し、抵抗電極31を形成する。続いて、フォ トレジスト30をそのままマスクとして、抵抗素子を所 望の抵抗値に調整するためにリン等のN型の不純物、或 いは、ボロン等のP型不純物のイオン注入32を行う。 この後、図1 (c) に示すように、この上に層間絶縁膜 となる層間酸化膜25をCVD法により堆積させ、これ にコンタクト26を開口する。このコンタクト26を通 して抵抗体24の接続部分の高融点金属シリサイドにア ルミニウム等の上層配線27を接続する。

【0009】以上のように抵抗素子を形成すると、抵抗素子の配線との接続部分は低抵抗の高融点金属シリサイドで覆われているため、その下の多結晶シリコン膜はコ

ンタクト開口時のオーバーエッチングから保護され、従来のようにコンタクト抵抗を増大させるエッチング反応生成物は生じないので、コンタクト抵抗値自体が低く抑えることが出来る。更には、抵抗体にパターニングされる前に、その母体である多結晶シリコン膜が示していた抵抗値を、抵抗体形成時のマスクを利用して抵抗体に不純物をイオン注入することにより抵抗素子の抵抗値を調整できる、という効果も有している。

#### [0010]

10 【発明の効果】上述のように、本発明の抵抗素子の製造 方法において、抵抗素子の抵抗体となる多結晶シリコン 膜の上に高融点金属シリサイドを堆積させ、抵抗素子の 接続部分にのみ高融点金属シリサイドを残すことによ り、従来のような、コンタクト開口時のコンタクトの掘 られが無くなり、コンタクト抵抗のバラツキを抑えるこ とができる。また、抵抗素子の接続部分には高融点金属 シリサイドが形成されているためコンタクト抵抗値自体 も低く抑えることが出来る。更に、抵抗素子の接続部分 に高融点金属シリサイドを残す工程の後に、その工程に 20 用いたマスクを利用して不純物のイオン注入を行うこと により、抵抗素子の抵抗値も調整することが出来る。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態の半導体装置の製造方法を工程順に示す断面図である。


5 【図2】従来の半導体装置の製造方法を工程順に示す断 面図である。

#### 【符号の説明】

- 1 半導体基板
- 2 酸化膜
- 30 3、23 多結晶シリコン膜
  - 4、24 抵抗体
  - 5、25 層間酸化膜
  - 6、26 コンタクト
  - 7、27 上層配線
- 15 28 高融点金属シリサイド
  - 29 抵抗領域
  - 30 フォトレジスト
  - 31 抵抗電極
  - 32 イオン注入

40

【図1】



【図2】

